英特尔第二代10nm处理器架构大改方针移动端

编 | 云鹏

智东西12月2日音讯，据外媒报导，英特尔Tiger Lake处理器架构将对缓存结构做调整，L2高速缓存添加400％，到达5MB；L3高速缓存巨细添加50%，到达12MB；L1指令缓存（Instruction cache）的巨细进步到48KB。

Tiger Lake为英特尔第二代10nm处理器，于本年5月推出，估计将大多数都用在移动端。依据现在英特尔产能状况，Tiger Lake间隔彻底投产还有一段时刻。以下是对Wccftech报导的原文编译。

一、Tiger Lake 优化缓存结构进步移动端CPU功率

英特尔早在发布Skylake架构时就在HEDT系列中从头平衡（rebalance）了CPU的缓存结构。依据Geekbench的说法，行将到来的10nm Tiger Lake移动端CPU或许也会进行相似的缓存从头平衡。

假定英特尔在发布HEDT Skylake-X CPU之前采取了相似的办法，那么英特尔或许会在Tiger Lake上连续这种做法。在处理Skylake-X时，英特尔削减了L3缓存的数量，而添加了低推迟的L2缓存。

不过关于Tiger Lake-Y，英特尔或许会在L1、L2、L3的每个缓存中都进行改进。曾经，移动端和桌面端CPU同享相同的缓存结构，可是经过从头规划缓存，英特尔能大大的进步移动端CPU的功率。

▲2019-2020英特尔CPU路线图

依据Geekbench陈述，现在所评论的体系正在运转的CPU为Tiger-Y-Y ，具有四个内核和八个线程。该CPU的缓存有明显调整，每个内核具有1.25MB的大型L2缓存，从而使L2缓存总数到达了5MB。L2高速缓存的数量比之前进步了400％。跟着L2高速缓存的明显添加，L3高速缓存巨细添加50%，到达12MB。

英特尔将L1指令缓存的巨细进步到48KB，L1数据缓存（Data cache）保持在32KB。测验的CPU样本能够战胜现有Skylake-X CPU所需的权衡（trade-off）；L2高速缓存的添加并不以L3高速缓存的削减为价值，因而全体功用得以进步。

Tiger Lake有望做出的其他改进包含引进PCIe 4.0（该功用现在仅适用于AMD的X570和TRX40渠道）以及具有多达96个EU的Xe核显。

二、Tiger Lake全面投产还有间隔

估计Tiger Lake CPU系列将在2020年至2021年的某个时刻投放商场，不过10nm制程在全面出产（full-scale production）之前着实还有一段路要走，并不轻松。

Tiger Lake将成为Intel第一代10nm Ice Lake的继任者，并将作为英特尔第三代10nm处理器（10nm++）进程架构优化模型（Process-Architecture-Optimization model）中的一个优化过度版别。

结语：英特尔发力移动端CPU架构寻觅打破

CPU的缓存，尤其是L1、L2缓存，它的巨细及速率都会影响CPU与其他硬件之间的数据传输。此次英特尔明显改进L2缓存，将会对下一年到来的Tiger Lake架构处理器功用有必定进步。

在消费级PC商场，英特尔遭到AMD空前的压力，从入门级到HEDT渠道，功用上被全线碾压，只能经过降价进步性价比，添加竞争力。而一向制霸的数据中心处理器范畴也遭到新进场者的一再应战。

关于英特尔来说，移动端处理器是发力的另一个方向，但也要做好充分准备，由于这条赛道上更有如、高通、、联发科等劲敌在等候，英特尔的前路仍旧困难。

编 辑：章芳